如何在新的10GBASE-T以太网标准中寻求功率折中

2006年6月,IEEE 802.3 10GBASE-T以太网标准在经过4年的开发之后获得批准,被认为是1995年和1999年分别批准的100BASE-T以及1000BASE-T标准的、成熟且有价值的替代者。市场正准备加快网络的升级:具有充足CPU处理能力以及IO层性能的日用服务器以及许多应用,正推动对服务器以及核心数据中心网络的带宽要求。

跟以前一代同轴或基于光纤的网络适配器相比,毫无疑问,10GBASE-T PHY在可用总功率预算中所占的比例很大。

然而,用户流传说,1Gbps产品在使用过程中会过热,因此,服务器需要采用创新方法来防止由过热造成的关机。正如在1000BASE-T中的情况一样,10GBASE-T应用不太可能等待将来的一代产品降低功耗之后才投入使用；相反,机会属于那些能够利用早期一代10GBASE-T PHY与适配器卡架构实现有效配合的人们。

PHY架构师面临相当困难的物理损伤问题,相比之下,网络适配器架构师拥有更大的灵活性。他们面临的是无数有待选择来卸载的功能,并且这些功能甚至可以由不同的操作系统有选择地支持。

特别是实现一些控制器卸载功能所需要的功率预算,将不容许这些功能—针对2007年的单端口操作或2008年的双端口操作—在网络适配器上与10GBASE-T一道使用。这就给予设计工程师选择更有效的适配器架构的机会,并利用10GBASE-T提供更为明显的差异。

到2008年,许多芯片将已经完成向90nm工艺的转移,除了最大的芯片供应商或那些能够把流片成本分摊在多个产品上的供应商之外,它们可能能够在2008年采用90nm以下工艺制造的控制器产品。

尽管控制器架构可以在硬逻辑中实现,但是,大多数10Gb/s产品至少包含一个工作在数据路径上的CPU,从而提供了硬件/软件接口的灵活性。其次,这种架构取得巨大成功的例子就是,1990年代中期,Alteon的1Gb/s以太网控制器设计采用了两颗100Mhz MIPS CPU,这种架构几乎被广为采用,总的来看,其智慧在于提供最佳的上市时间特性。

要把这种架构沿用至10Gb/s,就需要至少采用两颗300MHz MIPS等级的CPU。当然,设计工程师总是面对增加额外开销的诱惑,目的就是适应对全卸载功能(对传输层协议的规定处理)以及附加的灵活性。然而,在现代10Gb/s以太网控制器上,1GHz数量级的处理能力并不常见。

如果采用保守的架构的话,在控制器芯片中所采用的有争议的新功能以及处理,均会增加功耗,这相当于前一代PHY芯片所降低的功率。尽管控制器的固有功耗要求在130纳米以及65纳米工艺制造的芯片中分别为2W和1W,但是,单单采用130纳米以及65纳米工艺制造的CPU就分别增加9W以及4W的功耗。如果控制器实现完全的TCP卸载,外部存储器以及电源的附加功耗会从大约3W至少增加到5W。在忽略PHY功耗的情况下,典型的具备TOE功能的控制器加上辅助功能的功耗,在130纳米以及65纳米情形下分别为16W和10W。

相比之下,如果采用硬逻辑实现控制器,加上辅助电路的功耗,在130纳米和65纳米情形下功耗分别为5W和不到4W。

总而言之,得到一个简单的功率方程,由它可以初步确定一种特殊的控制器是否能够满足10GBASE-T市场的要求。

该方程如下所列:

控制器功耗 +辅助电路功耗 + (PHY 功耗 * 端口数) <= 可用功率封包。

常见的用户需求是:小外形的PCIe附加卡应该不超过18W的功耗。因此,利用基于硬逻辑实现的、功耗为3W的130纳米控制器,单端口网络接口适配器得以在2007年推向市场,甚至为第一代PHY以及3W辅助电路分配了12W的功率预算。利用2008年推出的第二代PHY,这种架构可以轻易地扩展到双端口的10GBASE-T。

然而,从短期来看,在控制器架构以及PHY的物理要求之间平衡功率预算,将给未来的网络接口设计产生一个机会,以利用即使在现在均获得动力的、向10GBASE-T的升级。

——Steven Pope是Solarflare Communications公司的控制器首席技术官。

声明：本网站所收集的部分公开资料来源于互联网，转载的目的在于传递更多信息及用于网络分享，并不代表本站赞同其观点和对其真实性负责，也不构成任何其他建议。本站部分作品是由网友自主投稿和发布、编辑整理上传，对此类作品本站仅提供交流平台，不为其版权负责。如果您发现网站上所用视频、图片、文字如涉及作品版权问题，请第一时间告知，我们将根据您提供的证明材料确认版权并按国家标准支付稿酬或立即删除内容，以保证您的权益！联系电话：010-58612588 或 Email:editor@mmsonline.com.cn。