基于USB接口和FPGA控制的虚拟仪器设计

1 系统整体结构概述
    　本设计主要是研制一个基于USB以及FPGA的虚拟数字存储示波器，该系统的整体结构框图如图1所示。系统主要由基于FPGA的数据采集电路、基于USB接口总线传输控制电路和计算机应用程序三个主要部分组成。其中信号预处理电路还包括峰值检测电路、信号触发电路。USB接口传输电路主要是能实现数据的双向传输，既要使数据采集电路采集到的数据能够传到计算机，也要使计算机的控制信息能够传到硬件电路，控制数据采集工作。计算机的应用程序要能够对采集到的数据进行处理、显示，能够控制硬件进行数据采集等工作。

    　系统的基本工作原理如下：计算机首先通知FPGA开始采集数据，FPGA等到信号触发时刻到来时就开始从A／D转换器中读取500个数据存储到FPGA的存储器中；然后计算机就控制从FPGA读取数据，单片机接到命令后就从FPGA中读取数据和信号的放大衰减倍数通过USB接口传送到计算机。计算机软件读取了采集数据和信号的放大衰减倍数就能够显示出来了，并且通过控制虚拟界面就能够实现各种各样的功能。而FPGA通过定时读取信号的峰值幅度范围再决定控制信号的放大衰减倍数。定时去重复以上过程就能够看到信号的实时波形。

2 系统硬件设计
2．1 数据采集电路设计
   　 数据采集部分的功能就是采集被测信号波形数据并把它存人到FPGA中。首先把信号进行预处理，再经过A／D转换器转换成数字信号，最后存入FPGA中。数据采集部分可以分为以下几个模块：信号调理、A／D转换、触发电路、峰值检测以及FPGA的设计。数据采集电路结构框图如图2所示。

   　 由于被测信号的种类多种多样，相应的采样方式也千差万别。基本采样方式可分为两大类：实时采样和等效时间采样。考虑到采样方式的基本原则是：以保证采样精度为前提，以被测信号的具体特性为依据，尽量以较低的速率实现采样，从而减少数据量，降低对传输、变换系统的要求，提高数据处理的效率。因此选择实时采样方式。对于实时采样，当数字化一开始，信号波形的第一个采样点就被采样并数字化，经过一个采样间隔，再采入第二个子样，这样一直将整个信号波形数字化后存入波形示波器。实时采样的优点在于信号波形一到就采入，因此适用于任何形式的信号，重复的或不重复的，单次的或连续的。所有的采样点都是以时间为顺序，因而易于实现波形显示功能。本设计采用高的采样频率来实现对比较高的频率信号进行实时采样，采用的A／D转换器是TLC5510，采样频率最高可以达到20 MHz。
  　  对于触发电路采用比较器电路来实现，用A／D转换之前的模拟信号与一个固定的电压进行比较，比较器的输出为一个与采样信号同频率的矩形波作为FPGA开始读取数据触发信号。具体实现方法如下：采样信号接比较器的同向输入端，可变电阻的调整端接反向输入端，而可调电阻的另外两端分别接电源的正负极，这样就可以通过调节可变电阻调节触发电平。
    　被测信号调理电路的作用就是使输入信号满足A／D转换器的幅度要求，同时也扩大了输入信号的幅度范围。比如大信号必须经过适当的衰减，以免因为幅度过大而损坏电路中的元器件或是引起信号失真。而小信号又需要适当的放大，否则采集恢复后的信号幅度太小，以至于无法正确地观测信号。模拟信号调理主要包括：高阻衰减电路、程控放大器和加法器。被测信号调理电路原理图如图3所示。该电路主要采用多级运算放大器电路构成。

     　为了使FPGA能够准确地控制程控放大器的模拟开关，使程控放大器放大或衰减后的信号幅度在±1 V之内，又能够充分利用A／D转换器的量程。所以FPGA必须要先知道信号的峰值电压，这就需要采用峰值检测电路来检测信号的峰值电压。采样信号先经过电压跟随器来隔离输入信号和峰值检测电路，再用运算放大器、二极管和电容组成检测信号峰值。用三极管可以对电容上的电荷进行放电。最后经过比较器就可知道信号的峰值范围。FPGA通过定时检测峰值，从而去控制模拟开关，实时跟踪信号的幅度。峰值检测电路原理图如图4所示。

   　 控制数据采集和从存储器读数据模块的功能就是控制从A／D转换器的输出端中读取数据，然后存储到FPGA中的存储器。当计算机需要读数据时，就控制把存储器中的数据依次送出去，再通过USB接口传送到计算机。控制数据采集模块和读存储器数据的电路示意图如图5所示。FPGA采用Altera公司生产的FPGA芯片EP1C3T144主芯片。

2．2 USB接口电路设计
   　 USB接口电路综合多方面因素进行考虑，选用Philips公司的专用USB接口芯片PDIUSBD12和AT-MEL公司的AT89S52单片机进行连接来实现USB总线接口功能。PDIUSBD12芯片提供了与任何外部微控制器或微处理器连接的高速并行接口。对单片机而言，PDIUSBD12就像一个带8位数据总线和地址总线的存储器件。PDIUSBD12芯片与单片机连接有两种方式：地址和数据总线复用模式和非复用模式。这两种模式的主要区别是芯片的第10引脚ALE和第28引脚A0的连接有所不同。本系统采用地址和数据总线复用模式，将第10脚ALE连接到单片机的地址锁存使能端ALE，该脚将地址／数据总线上的地址信息锁存，并通过内部逻辑产生选通信号，来判断总线上传输的是命令还是数据，因此单片机与该芯片的通信采用如下的方式：一个偶数地址表示单片机对芯片进行读／写数据，本设计中使用7F00H地址，一个奇数地址表示单片机对芯片写入操作指令，本设计中使用7F01H地址。在这种模式下，该芯片的28引脚A0可以忽略，通过上拉电阻接电源。PDIUSBD12与单片机的连接电路原理图如图6所示。

3 系统软件设计
    　应用程序是指为了完成某项或某几项特定任务开发运行于操作系统之上的计算机程序。本系统利用Borland C++ Builder 6．0开发了一个具有基本硬件控制、数据传输、数据处理与显示功能的应用程序。该应用程序主要包括显示部分和控制面板部分。显示部分可以将经过一定处理的信号数据显示出来，并可对显示方式做一定的调整。控制面板部分可以在控制数据采集硬件电路的启动、停止、采样频率以及存储数据、频谱分析等工作。
    　应用软件是整个系统的控制中心，所有的命令都是由这里发出的。主要由面板显示部分、触发采集数据与读取数据部分、采样频率控制部分、频谱分析部分、波形保存与回放部分、调节波形显示部分等几部分组成的。工作过程如下：软件先发出开始波形信号采集的命令，通过USB接口控制FPGA采集数据，根据采样频率即可大概估计FPGA采集500个点所需要的时间，经过适当的延时之后就控制从FPGA存储器读取采集的数据，然后根据采样频率和信号的放大倍数对数据进行适当的处理，最后就在面板上显示出来。定时地重复上面的过程就能够定时地更新显示的波形，从而实时显示信号的波形。
   　 应用程序中主循环程序是核心内容，它主要是检查事件标志，然后进入对应的子程序进行进一步处理。本系统主要用到端点2的输入与输出两个功能，利用端点2的输入传输采集到的数据，利用端点2的输出让单片机接受计算机的命令，例如启动采样，改变采样频率等。主循环程序的流程图如图7所示。

    　最后开发出具有多功能综合测量应用软件界面如图8所示。

4 结 语
    　本设计是在C++ Builder。的应用软件开发环境下，由PDIUSBD12的USB接口芯片组成的USB接口电路及FPGA控制的数据采集系统做成的虚拟数字示波器。该系统能实现对信号幅度在±O．1～±25 V，频率在0～1 MHz的信号进行测量并显示出波形。本设计研究的虚拟数字示波器具有普通示波器的显示信号波形的功能，而且具有普通示波器所不具有的存储和回放信号的波形、频谱分析等功能。通过对应用软件进行操作，可对信号波形进行左右拉伸、上下拉伸、左右移动和上下移动。还可以对信号进行频谱分析、存储和显示信号的波形，调节信号的采样频率。实验结果表明该设计方案是可行的，并具有较好的应用前景。

声明：本网站所收集的部分公开资料来源于互联网，转载的目的在于传递更多信息及用于网络分享，并不代表本站赞同其观点和对其真实性负责，也不构成任何其他建议。本站部分作品是由网友自主投稿和发布、编辑整理上传，对此类作品本站仅提供交流平台，不为其版权负责。如果您发现网站上所用视频、图片、文字如涉及作品版权问题，请第一时间告知，我们将根据您提供的证明材料确认版权并按国家标准支付稿酬或立即删除内容，以保证您的权益！联系电话：010-58612588 或 Email:editor@mmsonline.com.cn。